Разница между always_ff, always_comb, always_latch и всегда

always — это основной тип процесса Verilog, другой — initial, который запускается один раз в начале моделирования.

always_ff @(posedge clk) :
Представляет триггер (ff), процесс запускается (выполняется) при каждом положительном фронте тактового сигнала. Это заменяет always @(posedge clk). Это единственный тип, в котором следует использовать неблокирующие (<=) присваивания, поскольку это имитирует способ передачи данных триггером.

always_ff @(posedge clk) begin
  a <= b;
end

always_latch : для представления защелок.

Использование будет:

always_latch begin
  if (enable) begin
     a_latch = something;
  end
  //No else clause so a_latch's value
  //is not always defined, so it holds its value
end

Это заменяет:

always @* begin
  if (enable) begin
     a_latch = something;
  end
  //No else clause so a_latch's value
  //is not always defined, so it holds its value
end

always_comb:
Используется для комбинаторной логики, заменяет always @*, когда вам не нужна защелка. Теперь мы можем теперь различать наши дизайнерские намерения между тем, когда мы хотим и не хотим защелки.

Имена SystemVerilog always_ff, always_latch и always_comb имеют более строгие критерии для того, когда они запускаются, это означает, что вероятность несоответствия RTL и уровня Gate (после синтеза) снижается. Это означает, что они не на 100 % эквивалентны always @ соответствующей части и могут изменить поведение симуляции.