Я новичок в использовании компилятора дизайна. Раньше я в основном работал с ПЛИС. Прямо сейчас я использую Synopsys, чтобы определить минимум, необходимый для представления некоторых схем (используя библиотеку Nangate 45nm). Я не занимаюсь P&R прямо сейчас; Я просто пытаюсь определить площадь транзистора.
Мое единственное ограничение оптимизации - минимизировать площадь. Я заметил, что если я говорю DC скомпилировать более одного раза подряд, он каждый раз выдает разные (и обычно меньшие) результаты.
Я смотрел и смотрел и не видел, упоминается ли это в руководстве или где-либо в каком-либо обсуждении. Это должно работать таким образом?
Это говорит о том, что оптимизация останавливается раньше, чем могла бы, поэтому ДЕЙСТВИТЕЛЬНО не минимизируется площадь. Есть идеи, почему?
Есть ли способ, которым я могу сказать, чтобы он увеличил усилия и / или сказал ему автоматически повторять компиляции, чтобы он сходился на наименьшем дизайне?
Я предполагаю, что DC ожидает соблюдения временных ограничений, но я дал ему чисто комбинаторный блок без временных ограничений. Они никогда не рассматривали сценарий использования, когда все, что вы хотите сделать, это определить минимальную площадь затвора для комбинаторной схемы?
