В IEEE Std 1800-2012 мы можем найти описание пакеты и такая информация:
Типы, сети, переменные, задачи, функции, последовательности, свойства и средства проверки могут быть объявлены внутри пакета.
Мне было интересно, есть ли какая-то особая причина, по которой интерфейсы не могут быть определены внутри пакета? Мне кажется, что это могло бы быть полезно, но, видимо, создатели стандарта не согласились бы.
Основная причина связана с различными пространствами имен, которые существуют в SystemVerilog, и требованиями к отдельной компиляции. Interfaces являются одним из элементов дизайна (см. LRM 1800-2012 раздел 3.2 Элементы дизайна), определения которых существуют в собственном пространстве имен и не требуют компиляции перед использованием. Packages предназначались для типов, которые имеют определенные требования к порядку компиляции, а также создают отдельное пространство имен. Из-за различных редакций стандарта это первоначальное намерение могло быть утрачено.
Verilog имеет механизм configuration, который позволяет вам иметь разные реализации одних и тех же элементов дизайна, существующих в разных библиотеках.
