Могу ли я использовать тактовые частоты блочной конструкции Vivado в своем VHDL?

Я создаю дизайн в Vivado и мне интересно, могу ли я использовать тактовые частоты блок-схемы в моем HDL.

Я хочу взять FREQ_HZ, о котором знает блок-схема и распространяет его как часть DRC, и передать его в свои пользовательские блоки IP (используя универсальный VHDL). Это сделано для того, чтобы я мог делать такие вещи, как настройка внутренних счетчиков для создания задержек в микросекундах, скорости передачи и т. д.

Я мог бы сделать это с помощью параметра настройки вручную, но это потребует ручного обслуживания и может привести к ошибкам.


vivado fpga vhdl
person blueshift    schedule 18.11.2014    source источник
comment
Этот вопрос, по-видимому, не представляет собой конкретный вопрос программирования VHDL.   -  person    schedule 18.11.2014
comment
Вероятно, это относится и к Verilog, но я использую и знаком только с VHDL. Но если вы имеете в виду, что это больше вопрос инструмента поставщика - да, это так.   -  person blueshift    schedule 19.11.2014

Ответы (1)


arrow_upward
1
arrow_downward

Я думаю, что TCL может быть вашим единственным вариантом здесь. Создайте сценарий TCL, который запускается как часть процесса сборки, и скопируйте атрибут FREQ_HZ в файл generic.

person Timmy Brolin    schedule 11.04.2015