Я должен сделать компаратор 4-битной величины в VHDL только с одновременными операторами (без if/else или case/when).
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Exercise is
port ( A : in std_logic_vector (3 downto 0);
B : in std_logic_vector (3 downto 0);
Ag : out std_logic;
Bg : out std_logic;
AeqB: out std_logic
);
end Exercise;
architecture Comparator of Exercise is
begin
Ag <= '1'when (A>B) else '0';
Bg <= '1' when (B>A) else '0'; --Problem: Here if i sumulate B="ZZZZ", Bg is 1, asi if B>A
AeqB<= '1' when (A=B) else '0';
end Comparator;
Проблема в том, что мне нужно учитывать все остальные значения std_logic (U, X, Z, W, L, H,-), я знаю, что есть others
, но не могу понять, как сделать компаратор с with/select
утверждение.
Спасибо
signed
илиunsigned
соответственно (или выполнить преобразование типов в соответствующую форму). - person user_1818839   schedule 27.06.2015