Вот мое утверждение Verilog:
reg[2:0] a; // Create register 'a' which is 3 bit.
assign a[1] = 1'b1; // Assigning value to 1st bit of register 'a'.
Я должен реализовать приведенное выше утверждение в Z3. Для 1-й строки оператора Verilog с использованием BitVecExpr:
BitVecExpr a = ctx.mkBVConst("a",3);
Я столкнулся с проблемой при реализации 2-й строки оператора Verilog. Кто-нибудь знает, как это реализовать в Z3?