В прошлом я использовал несколько Xilinx FPGA и смог легко создать ОТНОСИТЕЛЬНОЕ размещение флип-флипов, используя атрибуты VHDL, такие как RLOC.
В настоящее время я работаю с FPGA SmartFusion2 и пытаюсь добиться того же в Libero SoC. После просмотра «Synopsys FPGA Synthesis Synplify Pro для Microsemi Edition: Справочник по атрибутам» я смог найти «alsloc», который, по-видимому, является прямым эквивалентом RLOC.
Однако добавление этого атрибута вообще не меняет и не влияет на размещение макросов.
Посмотрев дальше, я обнаружил, что ограничение «set_location» можно использовать в файле ограничений дизайна для фиксации местоположения макросов. К сожалению, это ограничивает положение макросов АБСОЛЮТНЫМ положением на чипе и может мешать остальным усилиям по автоматическому размещению и оптимизации маршрутизации.
Итак, есть ли способ ограничить относительное положение макросов (в частности, триггеров) в Libero SoC с помощью атрибутов VHDL или директив файла ограничений проекта?