Как я могу сгенерировать файл FIRRTL из кода долота? Я установил sbt, firrtl и verilator согласно вики github. И создал код зубила для простого сумматора. Я хочу создать FIRRTL и скрыть его в Verilog? Моя проблема в том, как получить файл firrtl из кода долота. Спасибо.
Исходный файл: MyQueueTest / src / main / scala / example / MyQueueDriver.scala
package example
import chisel3._
import chisel3.util._
class MyQueue extends Module {
val io = IO(new Bundle {
val a = Flipped(Decoupled(UInt(32.W)))
val b = Flipped(Decoupled(UInt(32.W)))
val z = Decoupled(UInt(32.W))
})
val qa = Queue(io.a)
val qb = Queue(io.b)
qa.nodeq()
qb.nodeq()
when (qa.valid && qb.valid && io.z.ready) {
io.z.enq(qa.deq() + qb.deq())
}
}
object MyQueueDriver extends App {
chisel3.Driver.execute(args, () => new MyQueue)
}