Добрый на сложный-простой вопрос, я знаю, что он общий, но именно поэтому я спрашиваю...
если я пишу код в vhdl и использую процесс, который начинается так:
Process(clk,x,y,x)
begin
...
end process
есть ли способ, которым мне не нужно будет сохранять значения x, y, z? насколько я понимаю, если я не сохраню их, я не смогу сказать, изменился ли один из них, что означает, что я должен их сохранить.
Я пишу задание с другом для университета, и у нас разные мнения. большое спасибо помощникам!
Это полностью зависит от ваших потребностей.
Если вы не знаете - когда вы делаете какой-то проект на VHDL для FPGA, CPLD и т. д., вы должны забыть о том, что вы знали о программировании, потому что вы проектируете железо, а не программное обеспечение. В большинстве случаев, если не всегда, вам не нужно сохранять эти значения, например, когда вы составляете комбинаторную схему. В этом случае вам все равно, что было раньше, а только то, какое это значение сейчас. Посмотрите на некоторые примеры с конечными автоматами, в которых есть процесс с комбинаторной логикой.
Ну и напоследок — если вы ставите часы в список чувствительности, это означает, что вы хотите, чтобы они были синхронными, а процесс запускался только на каком-то краю этих часов, поэтому ставить ему какие-либо дополнительные сигналы (за исключением сброса) бессмысленно.
