Вопросы по теме 'cpu-cache'

Заполняет ли этот код кэш процессора?
У меня есть два способа запрограммировать одну и ту же функциональность. Способ 1: doTheWork(int action) { for(int i = 0 i < 1000000000; ++i) { doAction(action); } } Способ 2: doTheWork(int action) {...
1246 просмотров
optimization cpu-cache
schedule 30.05.2022
Повлияет ли большой двоичный файл с частями кода, которые не выполняются в данный момент, на использование памяти ЦП уровня 2?
Похоже, процессоры работают значительно быстрее, если их L2 не заполнен. Будет ли лучше программисту кодировать что-то, что в конечном итоге будет меньше в двоичном виде, даже если части этого кода не выполняются все время? Скажем, части кода,...
108 просмотров
cpu cpu-usage cpu-cache cpu-speed
schedule 30.10.2022
методы оптимизации производительности, связанные с кешем?
есть много шума о проблемах с производительностью, связанных с кешем. У меня к ним несколько вопросов: Вероятно, самые популярные проблемы - это расположение кеша и ложное совместное использование кеша . Любые другие? какой-нибудь хороший...
732 просмотров
optimization performance cpu-cache
schedule 01.07.2022
Определение размера блока кеша
Как узнать размер блока кеша в Ubuntu программно (с C ++) или иначе?
3069 просмотров
c++ ubuntu cpu-cache
schedule 11.05.2023
Понятие размера блока в кеше
Я только начинаю изучать концепцию прямого сопоставления и набора ассоциативных кешей. У меня есть элементарные сомнения. Поехали. Предположим, что адреса имеют длину 32 бита, и у меня есть кэш 32 КБ с размером блока 64 байта и 512 фреймов,...
45621 просмотров
operating-system cpu-cache
schedule 14.08.2022
Использование Infinispan для гибернации L2-кэша с Spring и Tomcat
Кто-нибудь успешно настроил infinispan как L2 Cache весной? Я хочу избежать использования XA для моего источника данных. В настоящее время я использую LocalContainerEntityManagerFactoryBean с JPATransactionManager. Любые советы по настройке...
1414 просмотров
spring hibernate tomcat infinispan cpu-cache
schedule 22.10.2023
Сохранение кэша L1 в ядрах CUDA
Я понимаю, что общая память на GPU не сохраняется в разных ядрах. Однако сохраняется ли кеш L1 при разных вызовах ядра?
940 просмотров
gpu cuda cpu-cache
schedule 09.08.2022
Об адаптивном режиме для кэша L1 в Hyper-Threading
Я студент, недавно занимающийся исследованиями в области Hyper-threading. Меня немного смущает функция - контекстный режим кэша данных L1. В руководстве по оптимизации архитектуры было описано, что кэш L1 может работать в двух режимах: Кэш...
1959 просмотров
performance intel cpu-architecture cpu-cache hyperthreading
schedule 30.04.2023
Будет ли современный процессор (например, i7) следовать указателям и выполнять предварительную выборку их данных при переборе их списка?
Я хочу научиться писать лучший код, использующий кэш процессора. Работа с непрерывной памятью кажется идеальной ситуацией. При этом мне любопытно, есть ли аналогичные улучшения, которые можно сделать с несмежной памятью, но с массивом указателей,...
2282 просмотров
c++ caching performance pointers cpu-cache
schedule 09.03.2022
Поведение / политика кеш-памяти ЦП для сопоставлений памяти с файловой поддержкой?
Кто-нибудь знает, какой тип поведения или политики кеш-памяти ЦП (например, некэшируемое объединение записи) назначен регионам с отображением памяти файловой поддержкой в современных системах x86? Есть ли способ определить, в каком случае, и,...
3053 просмотров
operating-system c++ x86 cpu-architecture cpu-cache
schedule 27.05.2024
Как найти количество пропусков конфликтов в симуляторе кеша
Я пытаюсь разработать симулятор кеша. Чтобы найти попадание / промах в кеше для блока, я сравниваю его индекс и смещение с блоками, уже присутствующими в кеше. В случае n-ассоциативного кеша я проверяю только те записи кеша, в которые может попасть...
2965 просмотров
caching memory cpu-architecture cpu-cache computer-architecture
schedule 15.02.2023
pthread_create(3) и гарантия синхронизации памяти в SMP-архитектуре
Я просматриваю раздел 4.11 документа Основных спецификаций Open Group, выпуск 7 (IEEE Std 1003.1, 2013 Edition), раздел 4.11 документа, в котором изложены правила синхронизации памяти. Это наиболее конкретный стандарт POSIX, который мне удалось...
1313 просмотров
c pthreads posix cpu-cache memory-model
schedule 01.02.2022
В чем разница между буфером удаления и буфером слияния хранилища на процессоре ARM?
Я использую процессор Cortex A9 с двумя кешами L1: один для данных, а другой для инструкций. Политика кеширования может быть либо «обратной», либо «сквозной». Часть Технического справочного руководства Cortex-A9 «7.1. О системе памяти L1»...
1724 просмотров
arm cpu-architecture cpu-cache cortex-a
schedule 29.06.2022
Как рассчитать размер тега кеша по ассоциативности и расстоянию между наборами псевдонимов?
Может ли кто-нибудь помочь мне и дать несколько советов по вычислению размера тега кеша со следующими данными: Ассоциативность кеш-памяти, способами = 4 Размер кеш-памяти = 512кБ Размер каждой строки = 128 байт Минимальное расстояние между...
6874 просмотров
caching cpu-architecture cpu-cache
schedule 16.09.2022
направление итерации по массиву
Скажем, у нас есть два массива a и b фундаментального типа (скажем, float ), и нам нужно вычислить a[i] + b[i] для каждого действительного индекса i , а также сохранить результат. Каков наилучший способ перебора массивов, чтобы...
108 просмотров
c++ arrays cpu-cache
schedule 05.06.2023
Нужно ли сбрасывать память комбинированной записи явно программистом?
Я знаю, что комбинированные записи будут кэшироваться и не будут попадать в память напрямую. Но нужно ли программисту явно очищать эту память, прежде чем другие смогут получить к ней доступ? Я получил этот вопрос из кода графического драйвера....
2075 просмотров
linux architecture graphics cpu-cache
schedule 10.07.2022
Биты кэша на строку и общая длина
если у меня есть 32-битный адрес , размер кэша(с) 8 КБ , Размер блока(б) 16 Б , Установить Ассоциативность(а) 1 это кэш с прямым отображением , сколько битов на строку в кеше? включая грязный бит и...
2172 просмотров
caching cpu-cache lru computer-architecture
schedule 08.06.2023
Какие состояния протокола MESI актуальны, если используется кеш с политикой сквозной записи?
При чтении слайдов лекции о протоколах согласованности кеша я столкнулся со следующим вопросом: Какие состояния MESI актуальны, если используется кеш с политикой сквозной записи? Также был дан ответ: I (недействительный) и S (общий без...
492 просмотров
caching multiprocessing cpu-architecture cpu-cache mesi
schedule 24.12.2022
С# Получить счетчик производительности промаха кеша ЦП
Я знаю, что процессоры учитывают все промахи кеша L1/2/3, и эта информация в принципе доступна. Например. есть просмотрщик производительности от Intel. Я просто не могу найти пример на С#. Доступны ли эти данные из .NET?
2212 просмотров
.net c# cpu-cache
schedule 22.09.2023
Могут ли 2 маленьких цикла быть быстрее, чем один большой?
Я смотрел это видео "как мы здесь оказались?" Мартин Томпсон из механической симпатии. ( http://m.youtube.com/watch?v=oxjT7veKi9c ) Он утверждает, что для использования кеша L0 иногда лучше иметь 2 небольших цикла, чем один большой, даже если нам...
256 просмотров
loops performance cpu-cache
schedule 29.12.2023