Я пишу тестовый стенд SystemVerilog для проверки функции XOR с 4 входами. Я проверил, чтобы убедиться в отсутствии ошибок, но почему-то испытательный стенд неправильно считывает файл тестового вектора. Может ли кто-нибудь сказать мне, что я сделал...